本帖最后由 iamgqr 于 2019-6-19 01:07 编辑
新人发帖请多关照，这也算作是我红石计算机研究的开始吧。
单片全加器。可叠加。如需叠加只需将本系统复制并向右平移2格并重复此操作即可。
粉和淡蓝色羊毛是加数输入，黄色为进位输入。棕色和紫色羊毛分别是进位输出和加法结果输出。
长度为8，宽度为2，高度为7。很短小。
异或门采用的是两种输出为真情况的或的思路，最终逻辑是 非(p且q 或 非p) 或 非(p且q 或 非q)，因为中间计算结果有p且q出现所以可以作进位。
图片中是单片异或门的构造。点状红石即为非(p且q)。
另外一种思路是 非((p且q) 或 非(p或q))，中间也有p且q的运算结果，虽然这种计算方式延迟较低但是我目前还没有找到好的单片实现方法。
图片中为传递进位的构造。由于单片电路的限制使用了许多红石火把，导致电路延迟较高。
本系统输出单位加法结果延迟最高为6tick。上一位的进位计算结果传递给下一位进位的延迟是4tick，所以n位叠加时总最高延迟是(4(n-1)+6)tick=(4n+2)tick。假如作4位加法则延迟为18tick，8位则是34tick。看起来延迟很高实际上也很高qwq
如此设计的原因是宽度为2的单片可叠加电路不允许横向红石线信号传递，只允许基于红石火把的横向信号传递。所以进位的运算结果传递到相同位置时需要的延迟较高了。
因为实际工程可能都对空间要求不高但是延迟要求较高，本系统可能比较鸡肋，可能只是看起来比较好看吧。另外也可以给设计单片电路的人一点思路。我也在继续寻找空间和时间更加高效的全加器方法。
说的上面这些，不怎么搞红石的人不会怎么看，真正搞红石的也根本不会鸟我这么多废话，或许也已经有更好的替代了。我也就自己嗨一下吧。谢谢大家。
新人发帖请多关照，这也算作是我红石计算机研究的开始吧。
单片全加器。可叠加。如需叠加只需将本系统复制并向右平移2格并重复此操作即可。
粉和淡蓝色羊毛是加数输入，黄色为进位输入。棕色和紫色羊毛分别是进位输出和加法结果输出。
长度为8，宽度为2，高度为7。很短小。
异或门采用的是两种输出为真情况的或的思路，最终逻辑是 非(p且q 或 非p) 或 非(p且q 或 非q)，因为中间计算结果有p且q出现所以可以作进位。
图片中是单片异或门的构造。点状红石即为非(p且q)。
另外一种思路是 非((p且q) 或 非(p或q))，中间也有p且q的运算结果，虽然这种计算方式延迟较低但是我目前还没有找到好的单片实现方法。
图片中为传递进位的构造。由于单片电路的限制使用了许多红石火把，导致电路延迟较高。
本系统输出单位加法结果延迟最高为6tick。上一位的进位计算结果传递给下一位进位的延迟是4tick，所以n位叠加时总最高延迟是(4(n-1)+6)tick=(4n+2)tick。假如作4位加法则延迟为18tick，8位则是34tick。看起来延迟很高实际上也很高qwq
如此设计的原因是宽度为2的单片可叠加电路不允许横向红石线信号传递，只允许基于红石火把的横向信号传递。所以进位的运算结果传递到相同位置时需要的延迟较高了。
因为实际工程可能都对空间要求不高但是延迟要求较高，本系统可能比较鸡肋，可能只是看起来比较好看吧。另外也可以给设计单片电路的人一点思路。我也在继续寻找空间和时间更加高效的全加器方法。
说的上面这些，不怎么搞红石的人不会怎么看，真正搞红石的也根本不会鸟我这么多废话，或许也已经有更好的替代了。我也就自己嗨一下吧。谢谢大家。
我一个还在啃数电的萌新看了大佬的逻辑门设计瑟瑟发抖.jpg
支持支持，我都不会这么高级的红石....数学都还没学好2333
厉害了我的哥
电路可以再简化
神乎其技，不服不行！
這位兄弟你怕不是對「單片」有什麼誤解……