本帖最后由 d2dsystem 于 2013-6-25 23:17 编辑
欢迎来到本系列，本系列将把一些在红石大作可能用到的Wiki上没有东西，of course ,学过数字电路的早就学会了，此作只是红石拓展，并不会很难，当然，小白别想了。此系列将对平时大家会使用活塞的机械给大家换一种思路，（像是数据选择器和计数器）当然也会对一些Minecraft Wikipedia (English & Chinese Version) 和红石界中没有的教程东西做一个教程， 让大家更明确地认识。。。。signal-circuit.
—— 一个在MCBBS上头像坑爹的人
你必须先了解（核心）：
基本逻辑门
你必须在学习之前知道： 判（奇）偶电路
所谓判（奇）偶电路指的是判断在几个通道下状态为"1"的数量为奇（偶），如果判断到奇（偶）个"1"，
则使1条电路状态为"1"
判奇电路：
For example : 5条电路
不要想着Logisim列真值表，列出来后，你会发现这个大小非常大，那么既然数字电路是靠"逻辑"
那么何不动动脑呢？
首先在Logisim列出5个输入端引脚，以便在之后进入Logisim电路状态分析检查。
我们首先不要一次考虑5个，考虑2个吧，先列出真值表
输入1 输入2 是否为"偶"
1 0 1
0 1 1
1 1 0
看着这真值表，你会想起异或门，那么我们首先先摆上异或门吧
至此，我们可以考虑第3位了，真值表和前面一样，我们可以把1和2看成1个数，因为异或门只在两个输入端
不一样时输出，也就是只有其中一个数为1时输出，那么代表输入的只有一个数。重复上面的真值表，你会发现
还需要一个异或门，不断按照我刚才讲的循环思考吧，到最后你就会发现判奇电路怎么做了。
判偶电路 ，For example ： 5个电路
um......同样的列出真值表
输入1 输入2 是否为奇
0 0 0
1 0 1
0 1 0
1 1 1
这个不就是与门吗！首先考虑下第一个数和第二个数，接着考虑后面的。。。。出现了问题，这个要所有的输
入端都输入才行啊！怎么办呢？喂，一个数不是偶就是奇啊！
我要说的图片君都帮我说好了，{:10_513:}
欢迎来到本系列，本系列将把一些在红石大作可能用到的Wiki上没有东西，of course ,学过数字电路的早就学会了，此作只是红石拓展，并不会很难，当然，小白别想了。此系列将对平时大家会使用活塞的机械给大家换一种思路，（像是数据选择器和计数器）当然也会对一些Minecraft Wikipedia (English & Chinese Version) 和红石界中没有的教程东西做一个教程， 让大家更明确地认识。。。。signal-circuit.
—— 一个在MCBBS上头像坑爹的人
你必须先了解（核心）：
基本逻辑门
你必须在学习之前知道： 判（奇）偶电路
所谓判（奇）偶电路指的是判断在几个通道下状态为"1"的数量为奇（偶），如果判断到奇（偶）个"1"，
则使1条电路状态为"1"
判奇电路：
For example : 5条电路
不要想着Logisim列真值表，列出来后，你会发现这个大小非常大，那么既然数字电路是靠"逻辑"
那么何不动动脑呢？
首先在Logisim列出5个输入端引脚，以便在之后进入Logisim电路状态分析检查。
我们首先不要一次考虑5个，考虑2个吧，先列出真值表
输入1 输入2 是否为"偶"
1 0 1
0 1 1
1 1 0
看着这真值表，你会想起异或门，那么我们首先先摆上异或门吧
至此，我们可以考虑第3位了，真值表和前面一样，我们可以把1和2看成1个数，因为异或门只在两个输入端
不一样时输出，也就是只有其中一个数为1时输出，那么代表输入的只有一个数。重复上面的真值表，你会发现
还需要一个异或门，不断按照我刚才讲的循环思考吧，到最后你就会发现判奇电路怎么做了。
判偶电路 ，For example ： 5个电路
um......同样的列出真值表
输入1 输入2 是否为奇
0 0 0
1 0 1
0 1 0
1 1 1
这个不就是与门吗！首先考虑下第一个数和第二个数，接着考虑后面的。。。。出现了问题，这个要所有的输
入端都输入才行啊！怎么办呢？喂，一个数不是偶就是奇啊！
我要说的图片君都帮我说好了，{:10_513:}
呃，前一个是半加器串行。
后一个看上去是无意义，真值表都错，不如直接把第一个的输出取反。
什么每帖一错太无聊了，谁看见错误的教材都会讨厌吧。
不如出个思考题什么的。
后一个看上去是无意义，真值表都错，不如直接把第一个的输出取反。
什么每帖一错太无聊了，谁看见错误的教材都会讨厌吧。
不如出个思考题什么的。
本帖最后由 d2dsystem 于 2013-6-25 23:26 编辑
我擦，我才发现
话说我之后出个比较器（当然不是模拟电路）
不过为什么我每次发这个系列的贴你都是第一个
话说我又想出来怎样在不偷懒的情况下做判偶电路
PTmissionary 发表于 2013-6-25 23:08
呃，前一个是半加器串行。
后一个看上去是无意义，真值表都错，不如直接把第一个的输出取反。
什么每帖一 ...
我擦，我才发现
话说我之后出个比较器（当然不是模拟电路）
不过为什么我每次发这个系列的贴你都是第一个
话说我又想出来怎样在不偷懒的情况下做判偶电路